1、 掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2、 掌握TTL器件的使用规则
3 、进一步熟悉数字电路实验装置的结构，基本功能和使用方法
二、 实验原理
本实验采用双四输入与非门74LS20即在一块集成块内含有两个互相独立的与非门，每个与 非门有四
个输入端。其逻辑框图、符号及引脚排列如图1(a)、(b)、(c)所示。
图1 74LS20逻辑框图、逻辑符号及引脚排列
TTTT A BCD 2 3 4 5 6 7 1 、与非门的逻辑功能
与非门的逻辑功能是：
A BCD 当输入端中有一个或一个以上是低电平时， 输出端为高电平；只
有当输入端全部为高电平时，输出端才是低电平(即有“
其逻辑表达式为 Y = 二I】r
0”得“ 1”，全“ 1”得“ 0”。)
2、TTL与非门的主要参数
(1) 输出低电平VOL：输出低电平是指与非门的所有输入端都接高电平时的输出电平
值。测试电路如图 2 (a)所示。
(2) 输出高电平 VOH输出高电平是指与非门有一个以上输入端接低电平时的输出电
平值。测试电路如图 2 (b)所示。
⑷低电平输入电流
(a)
(b)
图2 V OH VOL测试电路图
(3)低电平输出电源电流I CCL和咼电平输出电源电流
I CCH
与非门处于不同的工作状态，电源提供的电流是不同的。 I CCL是指所有输入端悬空，输
出端空载时，电源提供器件的电流。
ICCH是指输出端空截， 每个门各有一个以上的输入端
& VOH
接地，其余输入端悬空，电源提供给器件的电流。通常 lcc> ICCH它们的大小标志着器件+5V
静态功耗的大小。
器件的最大功耗为
PCCL= Vcdcc。手册中提供的电源电流和功耗值是指整
个器件总的电源电流和总的功耗。
ICCL和IccH测试电路如图3(a)、(b)所示。
［注意］:TTL电路对电源电压要求较严， 电源电压Vcc只允许在+ 5V± 10%的范围内工作,
I iL和高电平输入电流
I iH。I iL是指被测输入端接地， 其余输入端悬空, 超过5.5V将损坏器件；低于 4.5V器件的逻辑功能将不正常。
Vcc 输出端空载时，由被测输入端流出的电流值。在多级门电路中，
I iL相当于前级门输出低电9 * 5V
平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，
即直接影响前级
[.H
门电路带负载的个数，因此希望 IiL小些。
I iH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电
图3 TTL与非门静态参数测试电路图
流值。在多级门电路中，它相当于前级门输出高电平时， 到前级门的拉电流负载能力，希望
前级门的拉电流负载，其大小关系
IiH小些。由于liH较小，难以测量，一般免于测试。
I iL与I旧的测试电路如图3(c)、(d)所示。 (5)扇出系数NO
扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，
TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，
即低电平扇出系数 门的扇出系数。
NOL和高电平扇出系数 NOHO通常I iH V I iL，贝U l\\bH> NOL,故常以Nx作为
NOL的测试电路如图4所示，门的输入端全部悬空，输出端接灌电流负载
IOL增大，VOL随之增高，当VOL达到VoLm (手册中规定低电平规范值
RL,调节RL使
0.4V )时的I OL就是允许灌
NOL
入的最大负载电流，则
IOL
IiL
通常NbL> 8
(6)电压传输特性
门的输出电压VO随输入电压Vi而变化的曲线 vo = f(v i)称为门的电压传输特性，通过 它可读得门电路的一些重要参数，如输出高电平 VOH输出低电平 VOL、关门电平 Vbff、开门 电平VON阈值电平VT及抗干扰容限VNL、VNH等值。测试电路如图 5所示，采用逐点测试法, 即调节RW逐点测得V及VO,然后绘成曲线。
tpd是衡量门电路开关速度的参数，它是指输出波形边沿的
0.5Vm至输入波形对应边沿
0.5Vm点的时间间隔，如图 6所示。
⑻
传输延迟特性
(b) t
图6
pd
的测试电路
图6(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为
tpd
(tpdL ' tpdH ) 2
tpd的测试电路如图6(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号
发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡 周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间， 经过三级门的延迟后，使 点电平又重新回到逻辑
电路中的A点为逻辑“1 ”，
A点由原来的逻辑“ 1”变为逻辑“ 0”；再经过三级门的延迟后，
“1”。电路中其它各点电平也跟随变化。
说明使A点发生一个周期的
A
振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为
t pd =
^― 6
TTL电路的tpd 一般在10 nS〜40nS之间。 74LS20主要电参数规范如表 1所示
表1 参数名称和符号 导通电源电流 截止电源电流 低电平输入电流 直 流 参 数 咼电平输入电流 规范值 单位 测试条件 I CCL I CCH IiL V 14 V 7 W 1.4 mA VCC= 5V,输入端悬空，输出端空载 mA VCC= 5V,输入端接地，输出端空载 mA VCC= 5V,被测输入端接地，其他输入 端悬空，输出端空载 V 50 IiH A VCC= 5V,被测输入端 Vn = 2.4V，其 他输入端接地，输出端空载。 W 1 mA VCC= 5V,被测输入端 Vn = 5V,其他 输入端接地，输出端空载。 输出高电平 VOH > 2.4 V VCC= 5V,被测输入端 Vn = 0.8V，其 他输入端悬空，1 OH= 400 i A。 输出低电平
VOL W 0.4 V VCC= 5V,输入端 Vn = 2.0V , I OL= 12.8mA。 扇出系数 NO > 8 VCC- 5V,被测输入端输入信号： 交流参数
平均传输延迟时间 t pd w 20 ns Vn = 3.0V , f = 2MHz 二、头验设备与器件
1
、+5V直流电源
2 4 6
、逻辑电平开关 、直流数字电压表 、直流微安表
3 、逻辑电平显示器 5 、直流毫安表
7、74LS20X 2、1K、 10K电位器， 200Q 电阻器(0.5W)
四、实验内容
在合适的位置选取一个 14P插座，按定位标记插好 74LS20集成块。
1、74LS20主要参数的测试 (1)
分别按图2、3、4、6(b)接线并进行测试，将测试结果记入表
表2
2中。
I CCH VOh(V) VOL(V) I CCL (mA) (mA) 4.39 0.165 1.36 0.90 接图5接线，调节电位器RW使V
记入表3中。
表3 I iL (mA) I OL (mA) NO =— I OL I iL tpd = T/6 (ns) ⑵
i
0.22 16.1 73.18 33 从0V向高电平变化，逐点测量Vi和v
o
的对应值,
V(V) VO(V) 0 4.30 0.2 4.39 0.4 4.40 0.6 4.39 0.8 4.28 1.0 2.74 1.5 1.84 2.0 2.5 3.0 3.5 4.0 0.16 2. 验证TTL集成与非门74LS20的逻辑功能
(1) 通过测试与非门输出电压进行验证。按图
端接逻辑开关输出插口，以提供“
0.16 0.16 0.16 0.16 7接线，与非门的四个输入 0”与“ 1”电平信号，开关向上，
输出逻辑“1 ”，向下为逻辑“0”。用万用表测量与非门的输出端电压。 按表4的五种情况逐个验证集成块中两个与非门的逻辑功能。 电压填入表4右端。74LS20有4个输入端，有16个最小项，在实际
将所测
测试时，只要通过对输入 1111、0111、1011、1101、1110五项进行
检测就可判断其逻辑功能是否正常。
表4 输 入 输出 An G 1 1 D 1 丫1 (V) 丫(V) 0.03 4.4 4.4 4.4 4.4 0.03 4.4 4.4 4.4 4.4 接逻辑开关1 图7测电压验证与非门逻辑功能逻辑图
_____ Vi
示波器观察两种电路的输入输出波形，记录于图
0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0
+5V (2) 通过观察与非门输入输出电压波形进行验证。
Vo
0
+5V
(a)
图8测波形验证与非门逻辑功能图
分别按图8(a)、(b)接线，将其中一个输入端接信号发生器
(b)
TTL方波(频率为1kHz),用
9(a)、(b) o
Vi Vi
Vo
Vo
(a)
图9 波形图
五、 集成电路芯片简介
(b)
数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 识别方法是：正对集成电路型号(如 下角开始按逆时针方向以
1所示。
，从左
74LS20)或看标记(左边的缺口或小圆点标记)
1, 2, 3,…依次排列到最后一脚(在左上角) 。在标准形TTL集
成电路中，电源端 VCC—般排在左上端，接地端 GNX般排在右下端。如 74LS20为14脚芯
NC则表示该引脚为空脚，
片，14脚为VCc, 7脚为GND若集成芯片引脚上的功能标号为 与内部电路不连接。 六、 TTL集成电路使用规则
1、 接插集成块时，要认清定位标记，不得插反。
2、 电源电压使用范围为+ 4.5V〜+ 5.5V之间，实验中要求使用 Vcc= + 5乂电源极性绝对 不允许接错。 3、 闲置输入端处理方法 (1)
悬空，相当于正逻辑“ 1”，对于一般小规模集成电路的数据输入端，实验时允许悬
空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中 规模以上的集成电路和使用集成电路较多的复杂电路， 电路，不允许悬空。
所有控制输入端必须按逻辑要求接入
(2)
直接接电源电压 VC(C也可以串入一只 1〜10KQ的固定电阻)或接至某一固定电压(+
2.4 < VW 4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3)
若前级驱动能力允许，可以与使用的输入端并联。
RW 680 Q
时,
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当
输入端相当于逻辑“ 0”当R>4.7 KQ时，输入端相当于逻辑“ 1”对于不同系列的器件， 要求的阻值不同。
5、输出端不允许并联使用
（集电极开路门（OC）和三态输出门电路（3S）除外）。否则不仅
会使电路逻辑功能混乱，并会导致器件损坏。
6 、输出端不允许直接接地或直接接+
获得较高的输出电平，允许输出端通过电阻
5V电源，否则将损坏器件，有时为了使后级电路
R接至Vcc, —般取 R= 3〜5.1 K Qo
七、实验报告总结
1.
实验所测数据要填入相应表格
，标出单位。（单位和画图在上面所示）
2、画出实测的电压传输特性曲线，并从中读出各有关参数值。
原波形
图（a ）接线波
单位图像
所画波形要标出幅值和周期,
图（B）接线波形
由图像可以的出：开门电平 Von为2V左右，关门电平 Voff为1.4V左右，输出高电平
Voh为4.4V左右，输出低电平 Vol为0.16V左右。
3、 记录、整理实验结果，并对结果进行分析。
结果在误差范围之内，结果符合与非门的逻辑功能，实验结果成立。各项数据结果
如上所示
4、 实验总结及体会。
实验总结：
1、 通过实验，可以得出 TTL集成逻辑门（与非门）的逻辑功能，实验测得结果如表达式所
示：
Y= （a+b+c+d）'
2、 从实验图像放大仔细观察可得，图像输出波形与原来波形有极微小延时，符合实际情况 3、 通过主要参数的测量，可以得出扇出系数为
说明平均延时时间较长，经过查阅相关资料， 的集成块，延时的时间相对高速的较长 体会：
通过实验，可以了解到与非门的工作状态，与逻辑功能，
符合书本所说的，虽然误差是
73.18，说明该集成块的负载能力大， 74LS20中LS为low speed的意思，低速
tpd
无可避免的，但是实验结果是相符的。实验是最好验证理论的手法，通过实验可以锻炼自己 对实验过程的严谨。在实验中需要注意以下几点：
1、 在连接线路的时候必须要进行断电处理
2、 插入集成块的时候要细心，不要弄坏针脚，注意小缺口是向左的 3、 用万用表检测的时候要注意电流档和电压档的选择
因篇幅问题不能全部显示，请点此查看更多更全内容